マイクロプロセッサ監視回路

ADM8690-ADM8695


特長

ADM690/ADM695、MAX690-MAX695のアップグレード品
温度で仕様を規定
低電力消費（0.7 mW）
精密電圧モニタ
V_{CC} 1 Vまでリセット動作可能
低い電源オン抵抗　定格0.7Ω、バックアップ時7Ω
高電流駆動（100 mA）
ウォッチドッグ・タイマー100 ms、1.6 s 、または調節可能
400 nAのスタンバイ電流
自動バッテリ・バックアップ切り替え
チップ・イネーブル信号の超高速ゲーティング（3 ns）
電圧低下時の電圧モニタ
TSSOPパッケージが利用可能


アプリケーション

マイクロプロセッサ・システム
コンピュータ
コントローラ
インテリジェント機器
自動車システム

機能ブロック図



¹ 電圧検出器＝4.65V（ADM8690、ADM8694）
4.40V（ADM8692）
² リセット・パルス幅＝50ms（ADM8690、ADM8692）
220ms（ADM8694）



¹ 電圧検出器＝4.65V（ADM8691、ADM8695）
4.40V（ADM8693）

概要

監視回路のADM8690-ADM8695ファミリは電源モニタリングに対する完全な機能を単一チップで実現し、マイクロプロセッサ・システムのバッテリ制御機能を提供します。これらの機能にはマイクロプロセッサのリセットやバッテリ・バックアップの切り替え、ウォッチドッグ・タイマ、CMOS RAMの書き込み保護、電圧低下の警告の機能も含みます。この製品群は様々な構成に対応し、ほとんどのマイクロプロセッサ・システムの要件を満たします。

ADM8690、ADM8692、ADM8694は8ピンのDIPパッケージで利用可能で、これらが提供する機能は、

1. 電源オン／オフ時や電圧低下時の電源オン・リセットを出力。$\overline{RESET}$出力はわずか1 VのV_{CC}でも動作します。
2. CMOS RAMやCMOSマイクロプロセッサ、その他の低電力論理回路のバッテリ・バックアップ切り替え
3. ウォッチドッグ・タイマが規定時間に動作しなかった場合はリセット・パルスを出力
4. 電圧低下警告用の1.3 Vしきい値検出器、バッテリ低下検出器、＋5 V以外の電源のモニタリング

ADM8691、ADM8693、ADM8695は16ピンのDIPとTSSOPを含む小型アウトライン（SO）・パッケージで利用可能で、さらに3つの機能を提供します。

1. CMOS RAMやEEPROMの書き込み保護
2. 調整可能のリセットとウォッチドッグ・タイムアウト時間
3. 独立したウォッチドッグ・タイムアウト、バッテリ・バックアップ切り替え、低V_{CC}検出出力

ADM8690-ADM8695ファミリは先進のエピタキシャルCMOSプロセスを使って製造し、低電力消費（0.7 mW）と超高速のチップ・イネーブル・ゲーティング（3 ns）、高い信頼性を達成しています。わずか1 VのV_{CC}でも$\overline{RESET}$動作を保証します。さらに、電源切り替え回路は電圧降下を最小限に抑えるように設計されていますから、出力電流駆動は最大100 mAまで可能となっており、外部にトランジスタを付加する必要はありません。

アナログ・デバイセズ株式会社

本　　社／東京都港区海岸１－１６－１　電話03（5402）8200　〒105－6891
ニューピア竹芝サウスタワービル
大阪営業所／大阪市淀川区宮原３－５－３６　電話06（350）6868㈹　〒532－0003
新大阪第２森ビル

ADM8690-ADM8695—仕様

(特に指定のない限りV_{CC}＝全動作範囲、V_{BATT}＝＋2.8 V、T_A＝T_{MIN}～T_{MAX})

パラメータ	Min	Typ	Max	単位	テスト条件／備考
バッテリ・バックアップ切り替え					
V_{CC}動作電圧範囲					
ADM8690、ADM8691、ADM8694、ADM8695	4.75		5.5	V	
ADM8692、ADM8693	4.5		5.5	V	
V_{BATT}動作電圧範囲					
ADM8690、ADM8691、ADM8694、ADM8695	2.0		4.25	V	
ADM8692、ADM8693	2.0		4.0	V	
V_{OUT}出力電圧	V_{CC}−0.005	V_{CC}−0.0025		V	I_{OUT}＝1 mA
	V_{CC}−0.2	V_{CC}−0.125		V	I_{OUT}≤100 mA
バッテリ・バックアップ・モードでのV_{OUT}	V_{BATT}−0.005	V_{BATT}−0.002		V	I_{OUT}＝250 μA、V_{CC}＜V_{BATT}−0.2 V
供給電流 (I_{OUT}を除く)		140	200	μA	I_{OUT}＝100 μA
バッテリ・バックアップ・モードでの電流供給		0.4	1	μA	V_{CC}＝0 V、V_{BATT}＝2.8 V
バッテリ・スタンバイ電流					5.5 V＞V_{CC}＞V_{BATT}−0.2 V
(＋＝放電、−＝充電)	−0.1		＋0.02	μA	T_A＝＋25℃
バッテリ切り替えしきい値		70		mV	電源オン
V_{CC}−V_{BATT}		50		mV	電源オフ
バッテリ切り替えヒステリシス		20		mV	
BATT ON出力電圧			0.3	V	I_{SINK}＝3.2 mA
BATT ON出力短絡回路電流		55		mA	BATT ON＝V_{OUT}＝4.5 Vシンク電流
	0.5	2.5	25	μA	BATT ON＝0 V電源電流
リセットとウォッチドッグ・タイマ					
リセット電圧しきい値					
ADM8690、ADM8691、ADM8694、ADM8695	4.5	4.65	4.73	V	
ADM8692、ADM8693	4.25	4.4	4.48	V	
リセットしきい値ヒステリシス		40		mV	
リセット・タイムアウト・ディレイ					
ADM8690、ADM8691、ADM8694、ADM8695	35	50	70	ms	OSC SEL＝HIGH
ADM8694、ADM8695	140	200	280	ms	OSC SEL＝HIGH
ウォッチドッグ・タイムアウト時間、内部発振器	1.0	1.6	2.25	s	長時間
	70	100	140	ms	短時間
ウォッチドッグ・タイムアウト時間、外部クロック	3840	4064	4097	サイクル	長時間
	768	1011	1025	サイクル	短時間
最小WDI入力パルス幅	50			ns	V_{IL}＝0.4、V_{IH}＝3.5 V
$\overline{RESET}$出力電圧 (V_{CC}＝＋1 V)		4	20	mV	I_{SINK}＝10 μA、V_{CC}＝1 V
RESET、LOW LINE出力電圧		0.05	0.4	V	I_{SINK}＝1.6 mA、V_{CC}＝4.25 V
	3.5			V	I_{SOURCE}＝1 μA
$\overline{RESET}$、$\overline{WDO}$出力電圧			0.4	V	I_{SINK}＝1.6 mA
	3.5			V	I_{SOURCE}＝1 μA
出力短絡回路電源電流	1	10	25	μA	
出力短絡回路シンク電流		25		mA	
WDI入力しきい値					注1
ロジックLOW			0.8	V	
ロジックHI	3.5			V	
WDI入力電流		1	10	μA	WDI＝V_{OUT}
	−10	−1		μA	WDI＝0 V
電圧低下検出器					
PFI入力しきい値	1.25	1.3	1.35	V	V_{CC}＝＋5 V
PFI入力電流	−25	±0.01	＋25	nA	
$\overline{PFO}$出力電圧			0.4	V	I_{SINK}＝3.2 mA
	3.5			V	I_{SOURCE}＝1 μA
$\overline{PFO}$短絡回路電源電流	1	3	25	μA	PFI＝LOW、$\overline{PFO}$＝0 V
$\overline{PFO}$短絡回路シンク電流		25		mA	PFI＝HI、$\overline{PFO}$＝V_{OUT}
チップ・イネーブル・ゲーティング					
$\overline{CE}_{IN}$しきい値			0.8	V	V_{IL}
	3.0			V	V_{IH}
$\overline{CE}_{IN}$プルアップ電流		3		μA	
$\overline{CE}_{OUT}$出力電圧			0.4	V	I_{SINK}＝3.2 mA
	V_{OUT}−1.5			V	I_{SOURCE}＝3.0 mA
	V_{OUT}−0.05			V	I_{SOURCE}＝1 μA、V_{CC}＝0 V
$\overline{CE}$伝達ディレイ		3	7	ns	

パラメータ	Min	Typ	Max	単位	テスト条件／備考
発振器					
OSC IN入力電流		±2		μA	
OSC SEL入力プルアップ電流		5		μA	
OSC IN周波数範囲	0		500	kHz	OSC SEL＝0 V
OSC IN周波数（外部コンデンサ付き）		4		kHz	OSC SEL＝0 V、C_{OSC}＝47 pF

注
[1] WDIは3段階の入力で、V_{CC}の38%に内部的にバイアスをかけ、約5 MΩの入力インピーダンスです。
仕様は予告なしに変更される場合があります。

絶対最大定格*

（特に指定のない限りT_A＝＋25℃）

V_{CC}	−0.3 V 〜 ＋6 V
V_{BATT}	−0.3 V 〜 ＋6 V
その他の入力すべて	−0.3 V 〜 V_{OUT}+0.5 V
入力電流	
V_{CC}	200 mA
V_{BATT}	50 mA
GND	20 mA
デジタル出力電流	20 mA
電力消費、N-8 DIP	400 mW
θ_{JA}熱・インピーダンス	120℃/W
電力消費、N-16 DIP	600 mW
θ_{JA}熱・インピーダンス	135℃/W
電力消費、RU-16 DIP	600 mW
θ_{JA}熱・インピーダンス	158℃/W
電力消費、R-16 SOIC	600 mW
θ_{JA}熱・インピーダンス	110℃/W
動作温度範囲	
産業用（Aバージョン）	−40℃ 〜 ＋85℃
拡張（Sバージョン）	−55℃ 〜 ＋125℃
リード線温度（ハンダ付け、10秒間）	＋300℃
蒸気相（60秒）	＋215℃
赤外線（15秒）	＋220℃
保存温度範囲	−65℃ 〜 ＋150℃

* 絶対最大定格の項にある値を超えた負荷を入力すると、装置に永続する損傷を与える場合があります。ここにあるのはストレス定格値であって、これらの条件で、あるいはこの仕様書の操作編にある以上の条件でこのデバイスが機能するとの意味ではありません。絶対最大定格の条件であっても、長時間その状態が続くと装置の信頼性に影響を与えます。

オーダ・ガイド

モデル	温度範囲	パッケージ・オプション*
ADM8690AN	−40℃ 〜 ＋85℃	N-8
ADM8690ARN	−40℃ 〜 ＋85℃	SO-8
ADM8691AN	−40℃ 〜 ＋85℃	N-16
ADM8691ARN	−40℃ 〜 ＋85℃	R-16A
ADM8691ARW	−40℃ 〜 ＋85℃	R-16
ADM8691ARU	−40℃ 〜 ＋85℃	RU-16
ADM8692AN	−40℃ 〜 ＋85℃	N-8
ADM8692ARN	−40℃ 〜 ＋85℃	SO-8
ADM8693AN	−40℃ 〜 ＋85℃	N-16
ADM8693ARN	−40℃ 〜 ＋85℃	R-16A
ADM8693ARW	−40℃ 〜 ＋85℃	R-16
ADM8693ARU	−40℃ 〜 ＋85℃	RU-16
ADM8694AN	−40℃ 〜 ＋85℃	N-8
ADM8694ARN	−40℃ 〜 ＋85℃	SO-8
ADM8695AN	−40℃ 〜 ＋85℃	N-16
ADM8695ARW	−40℃ 〜 ＋85℃	R-16

* N＝プラスチックDIP；R＝小型アウトライン（幅広）；R＝小型アウトライン（幅狭）；RU＝薄型超小型アウトライン；SO＝小型アウトライン

注意


　このデバイスはESD（静電放電）に敏感なデバイスです。4000 Vもの高圧の静電荷は人体や試験器材に容易に蓄積され、検知されずに放電されます。ADM8690-ADM8695は独自のESD保護回路を内蔵していますが、高エネルギーの静電放電にさらされたデバイスには回復不能の損傷が残ることがあります。したがって性能低下や機能不全を避けるためには、適切なESDの予防措置をとるようお薦めします。



ピンの機能説明

記号	機能
V_{CC}	電源入力：定格＋5 V
V_{BATT}	バックアップ・バッテリ入力
V_{OUT}	出力電圧V_{CC}またはV_{BATT}のどちらの電位が高いかによって、V_{OUT}に内部的に切り替えます。V_{OUT}はCMOS RAMを駆動するのに最大100 mA供給できます。V_{OUT}とV_{BATT}を使わないときはV_{OUT}をV_{CC}につないでください。
GND	0 V。全信号のアース基準
$\overline{\text{RESET}}$	論理回路出力。$\overline{\text{RESET}}$は次の場合にLOWになります。 1. V_{CC}がリセットしきい値よりも低くなった場合 2. ウォッチドッグ・タイマがタイムアウト時間内に働かなかった場合 リセットしきい値はADM8690/ADM8691/ADM8694/ADM8695は通常4.65 V、ADM8692とADM8693は4.4 Vです。$\overline{\text{RESET}}$はV_{CC}しきい値より上に戻った後、50 msの間（ADM8690/ADM8691/ADM8692/ADM8693）または200 msの間（ADM8694/ADM8695）LOWのままです。また、$\overline{\text{RESET}}$はウォッチドッグ・タイマがイネーブルになったにもかかわらず、タイムアウト時間内に動作しなかった場合、50(200) msの間LOWになります。$\overline{\text{RESET}}$パルス幅は表Iに示すように、ADM8691/ADM8693/ADM8695で調整できます。$\overline{\text{RESET}}$出力には内部に3 μAのプルアップがあり、オープン・コレクタのリセット・バスにつなぐか、あるいは外部のプルアップ抵抗器を使わずにCMOSゲートを直接駆動できます。
WDI	ウォッチドッグ入力。WDIは3段階の入力です。WDIがウォッチドッグ・タイムアウト時間よりも長い間HIまたはLOWのままの場合、$\overline{\text{RESET}}$はLOWになり、$\overline{\text{WDO}}$もLOWになります。タイマはWDIのライン上で遷移が起こるたびにリセットします。ウォッチドッグ・タイマはWDIが開放されたまま、あるいは中間電圧で駆動されたとき、無効になります。
PFI	電圧低下入力。PFIはPFIが1.3 V未満のときの電圧低下コンパレータに対する非反転入力で、$\overline{\text{PFO}}$はLOWになります。PFIは使用しないときはGNDあるいはV_{OUT}につないでください。
$\overline{\text{PFO}}$	電圧低下出力。$\overline{\text{PFO}}$は電圧低下コンパレータの出力です。PFIが1.3 V未満のときLOWになります。コンパレータはV_{CC}がV_{BATT}より下がるとオフし、$\overline{\text{PFO}}$はLOWになります。
$\overline{\text{CE}}_{IN}$	論理回路入力。$\overline{\text{CE}}$ゲーティング回路に対する入力。使用しないときはGNDあるいはV_{OUT}につないでください。
$\overline{\text{CE}}_{OUT}$	論理回路出力。$\overline{\text{CE}}_{OUT}$は$\overline{\text{CE}}_{IN}$信号にゲートをかけた信号です。$\overline{\text{CE}}_{OUT}$は$V_{CC}$がリセットしきい値より高いときは$\overline{\text{CE}}_{IN}$と同じです。$V_{CC}$がリセットしきい値よりも低い場合、$\overline{\text{CE}}_{OUT}$は強制的にHIになります。図5と6を参照してください。
BATT ON	論理回路出力。BATT ONはV_{OUT}が内部的にV_{BATT}の入力に切り替わるとHIになります。V_{OUT}が内部的にV_{CC}に切り替わるとLOWになります。通常、出力は35 mAに下がり、外部PNPトランジスタのベースを直接駆動し、出力電流をV_{OUT}の定格100 mAよりも多くすることもできます。
$\overline{\text{LOW LINE}}$	論理回路出力。$\overline{\text{LOW LINE}}$は$V_{CC}$がリセットしきい値よりも低くなったときにLOWになります。V_{CC}がリセットしきい値より高くなるとHIに戻ります。
RESET	論理回路出力。RESETはアクティブ・HIの出力です。$\overline{\text{RESET}}$を反転したものです。
OSC SEL	論理回路の発振器選択入力。OSC SELが接続されない（開放されている）かHIになっているとき、内部発振器はリセット・アクティブ時間とウォッチドッグ・タイムアウト時間を設定します。OSC SELがLOWのとき、外部発振器入力OSC INはイネーブルになります。OSC SELには3 μAの内部プルアップがあります（表I参照）。
OSC IN	発振器論理回路入力。OSC SELがLOWのとき、OSC INは外部クロック信号で駆動するか、あるいは外部コンデンサをOSC INとGNDの間につなぐことができます。これによってリセット・アクティブ・パルスのタイミングとウォッチドッグ・タイムアウト時間の両方が設定されます（表Iと図4を参照）。OSC SELがHIまたは開放されているとき、内部発振器がイネーブルになり、リセット・アクティブ時間は通常50 ms（ADM8691/ADM8693）または200 ms（ADM8695）に固定されます。このモードではOSC INピンは高速（100 ms）と低速（1.6 s）のウォッチドッグ・タイムアウト時間の間で設定されます。両方のモードとも、リセット直後のタイムアウト時間は通常1.6秒です。
$\overline{\text{WDO}}$	論理回路出力。WDIがウォッチドッグ・タイムアウト時間よりも長い間HIまたはLOWのいずれかの場合、ウォッチドッグ出力$\overline{\text{WDO}}$はLOWになります。$\overline{\text{WDO}}$はWDIの次の遷移によってHIに設定されます。WDIが接続されていないか中間電圧の場合、ウォッチドッグ・タイマは無効になり、$\overline{\text{WDO}}$はHIのままです。また$\overline{\text{LOW LINE}}$がLOWになると$\overline{\text{WDO}}$はHIになります。

ピン構成



製品の選択ガイド

モデル名	定格 リセット時間	定格V_{CC} リセットしきい値	定格ウォッチドッグ ・タイムアウト時間	バッテリ・バック アップ切り替え	ベース・ドライブ 外部PNPトランジスタ	チップ・ イネーブル信号
ADM8690	50 ms	4.65 V	1.6 s	Yes	No	No
ADM8691	50 ms or ADJ	4.65 V	100 ms、1.6 s、ADJ	Yes	Yes	Yes
ADM8692	50 ms	4.4 V	1.6 s	Yes	No	No
ADM8693	50 ms or ADJ	4.4 V	100 ms、1.6 s、ADJ	Yes	Yes	Yes
ADM8694	200 ms	4.65 V	1.6 s	Yes	No	No
ADM8695	200 ms or ADJ	4.65 V	100 ms、1.6 s、ADJ	Yes	Yes	Yes

回路について

バッテリ切り替え部

バッテリ切り替え回路はV_{CC}とV_{BATT}入力を比較し、V_{OUT}をその高い方に接続します。V_{CC}が下がるときにV_{BATT}より50 mV高い場合、およびV_{CC}が上がるときにV_{BATT}より70 mV高い場合に切り替えが起こります。この20 mAのヒステリシスによって、V_{CC}が非常にゆっくり下がる場合、あるいはバッテリ電圧とほぼ同じままの場合、高速切り替えが繰り返し起きないようになっています。




図1.　バッテリ切り替えの図式

通常の動作中は、V_{CC}がV_{BATT}より高くなるとV_{CC}は内部PMOSトランジスタ・スイッチによって内部的にV_{OUT}に切り替わります。このスイッチには通常0.7Ωのオン抵抗があって、V_{OUT}端子で100 mAまで供給できます。V_{OUT}は100 mAより大きい瞬間的な電流が必要になるRAMのメモリー・バンクを駆動するために通常使用されます。この場合、バイパス・コンデンサをV_{OUT}に接続します。このコンデンサによってRAMに対して一時的なピーク電流が供給されます。0.1 μF以上の静電容量値が使えます。

V_{OUT}での連続出力電流の要求が100 mAを超える場合、あるいは低い$V_{CC}-V_{OUT}$差電圧が必要な場合、外部PNPトランジスタを内部トランジスタと並列に接続します。BATT ON出力（ADM8691/ADM8693/ADM8695）は外部トランジスタのベースを直接駆動できます。

7ΩMOSFETスイッチによって、V_{BATT}入力はバッテリ・バックアップ中にV_{OUT}につながります。このMOSFETは低い電流レベルにおいてきわめて低い入力－出力差（ドロップアウト電圧）で、これはCMOS RAMのバッテリ・バックアップまたは他の低電力CMOS回路に必要なものです。バッテリ・バックアップでの供給電流は通常0.4 μAです。

ADM8690/ADM8691/ADM8694/ADM8695は2.0 V～4.25 Vのバッテリ電圧で動作し、ADM8692/ADM8693は2.0 V～4.0 Vのバッテリ電圧で動作します。標準の電解コンデンサあるいはファラッド・サイズの2層コンデンサのような値の大きいコンデンサも短時間のメモリーのバックアップ用として使用できます。通常10 nA（最大0.1 μA）の少量の充電電流がV_{BATT}端子から流れ出します。この電流は充電式のバッテリをフルに充電した状態に保つのに役立ちます。これで自己放電された電流を補うことによってバックアップ・バッテリの寿命が延びます。またこの電流はリチウム・バッテリをバックアップ用に使っても何の問題もありません。なぜならば最大の充電電流（0.1 μA）は一番小さなリチウム電池であっても安全だからです。

バッテリ切り替え部を使わない場合は、V_{BATT}はGNDに、V_{OUT}はV_{CC}に接続します。

電圧低下$\overline{\text{RESET}}$出力

$\overline{\text{RESET}}$はV_{CC}が無効なレベルにあるときはいつでもマイクロプロセッサに対して$\overline{\text{RESET}}$信号を出す、アクティブ・LOWの出力です。V_{CC}がリセットしきい値より下がると、$\overline{\text{RESET}}$出力は強制的にLOWになります。名目リセット電圧しきい値は4.65 V（ADM8690/ADM8691/ADM8694/ADM8695）、または4.4 V（ADM8692/ADM8693）です。




図2.　電圧低下リセットのタイミング

電源復帰時、V_{CC}が妥当なリセットしきい値より上がった後、$\overline{\text{RESET}}$は50 msの間はLOWのままです（ADM8694およびADM8695は200 ms）。これによって電源とマイクロプロセッサが安定するための時間ができます。電源遮断時、$\overline{\text{RESET}}$出力はわずか1 VのV_{CC}でLOWのままです。これによってマイクロプロセッサは確実に安定した遮断状態に保持されます。

この$\overline{\text{RESET}}$のアクティブ時間はADM8691/ADM8693/ADM8695では外部発振器を使うか、あるいは外部コンデンサをOSC INピンにつなぐことによって調整可能です。表Iと図4を参照してください。

ADM8690/ADM8691/ADM8694/ADM8695の保証された最小、最大のしきい値はそれぞれ4.5 Vと4.73 Vで、一方ADM8692/ADM8693の保証されたしきい値はそれぞれ4.25 Vと4.48 Vです。したがって、ADM8690/ADM8691/ADM8694/ADM8695は5V電源（＋10％、−5％の許容値）と互換性があり、一方ADM8692/ADM8693は5 V±10％の電源と互換性があります。リセットしきい値コンパレータのヒステリシスは約50 mVです。リセット電圧コンパレータの応答時間は1μｓ未満です。V_{CC}ラインにスプリアス・リセット・パルスを発生するグリッチがある場合は、V_{CC}はデバイスの近くでデカップリングすることが必要です。

$\overline{\text{RESET}}$の他にADM8691/ADM8693/ADM8695にはアクティブ・HIのRESET出力があります。これは$\overline{\text{RESET}}$の逆出力でアクティブ・HIのRESET信号を必要とするプロセッサのために意図されたものです。

ウォッチドッグ／タイマ$\overline{\text{RESET}}$

ウォッチドッグ・タイマ回路はマイクロプロセッサが無限ループで止まっていないかを確認するために動作状況を監視します。プロセッサの出力ラインがウォッチドッグ入力（WDI）ラインのオン／オフを切り替えるのに使われます。このラインが指定したタイムアウト時間内に切り替わらなかった場合は、RESETパルスが生成されます。名目ウォッチドッグ・タイムアウト時間がADM8690/ADM8692/ADM8694であらかじめ1.6秒に設定されます。ADM8691/ADM8693/ADM8695は固定の“短い”100 msか“長い”1.6秒のタイムアウト時間、あるいは調整可能のタイムアウト時間に設定できます。この“短い”時間を選ぶと、リセット直後にウォッチドッグ・タイマを動作できないシステムもでてきますから、ADM8691/ADM8693/ADM8695はリセットが直接発生した後に自動的に“長い”タイムアウト時間が選ばれます。WDIで入力が不足したためか、あるいはV_{CC}がリセットしきい値より下がったためにリセットが起きると、ウォッチドッグ・タイマは、リセットの最後に再起動します。

通常の（短い）タイムアウト時間は$\overline{\text{RESET}}$がアクティブでなくなった後に最初にWDIが遷移するのに続いて有効になります。ウォッチドッグ・タイムアウト時間はWDIピンの各遷移で再起動します。ウォッチドッグ・タイマが確実にタイムアウトしないようにするために、WDIピンのHIからLOW、あるいはLOWからHIへの遷移は最小のタイムアウト時間以下で発生しなければなりません。WDIがずっとHIまたはLOWのままの場合は、リセット・パルスが“長い”(1.6秒)タイムアウト時間の後に発生します。ウォッチドッグ・モニタはウォッチドッグ入力（WDI）を開放するか、中間電圧につなぐと無効にできます。




図3.　ウォッチドッグ・タイムアウト時間とリセット・アクティブ時間

表I.　ADM8691、ADM8693、ADM8695のリセット・パルス幅とウォッチドッグ・タイムアウトの設定

OSC SEL	OSC IN	ウォッチドッグ・タイムアウト時間		リセット・アクティブ時間	
		通常	リセット直後	ADM8691/ADM8693	ADM8695
LOW	外部クロック入力	1024 CLKS	4096 CLKS	512 CLKS	2048 CLKS
LOW	外部コンデンサ	400 ms×C/47 pF	1.6 s×C/47 pF	200 ms×C/47 pF	520 ms×C/47 pF
開放またはHI	LOW	100 ms	1.6 s	50 ms	200 ms
開放またはHI	開放またはHI	1.6 s	1.6 s	50 ms	200 ms

注
OSC SELピンをLOWにすると、OSC INは外部クロック信号で駆動するか、OSC INとGNDの間に外部コンデンサを入れることができます。内部発振器の定格周波数は10.24 kHzです。外部コンデンサを付けた場合の内部発振器の定格周波数はF_{OSC}（Hz）＝184,000/C（pF）です。

ADM8690/ADM8692のウォッチドッグ・タイムアウト時間は1.6秒で固定で、リセット・パルス幅は50 msで固定です。ADM8694のウォッチドッグ・タイムアウト時間も1.6秒で固定ですが、リセット・パルス幅は200 msで固定です。ADM8691/ADM8693/ADM8695は表Iにあるように、これらの値を調整できます。図4にリセット・パルス幅とウォッチドッグ・タイムアウト時間を調整するのに使える様々な構成の発振器を示します。

内部発振器はOSC SELがHIか開放のとき有効になります。このモードのとき、OSC INによってウォッチドッグ・タイムアウト時間を1.6秒～100 msに選択します。OSC INをHIにつなぐか開放すると1.6秒のタイムアウト時間が選ばれ、LOWにつなぐと100 msのタイムアウト時間が選ばれます。いずれの場合も、リセット直後のタイムアウト時間は1.6秒です。これによってマイクロプロセッサがシステムを再起動するための時間が決まります。OSC INがLOWの場合、WDIの最初の遷移の後、100 msのウォッチドッグ時間が有効になります。ソフトウェアを作るときは、初期化ルーチンが終了し、マイクロプロセッサが最小のウォッチドッグ・タイムアウト時間70 msでWDIを切り替えられるようになるまでI/Oポートを駆動するWDIが電源オンのリセット状態に保たれるようにします。

ウォッチドッグ出力（$\overline{\text{WDO}}$）

ウォッチドッグ・タイマが“タイムアウト”し、次のウォッチドッグ入力の次の遷移によってHIになるまでLOWのままならば、ウォッチドッグ出力$\overline{\text{WDO}}$（ADM8691/ADM8693/ADM8695）はLOWのステイタス出力を出します。また、$\overline{\text{WDO}}$はV_{CC}がリセットしきい値より下がったときにHIに設定されます。




図4a.　外部クロック源




図4b.　外部コンデンサ




図4c.　内部発振器（1.6秒のウォッチドッグ）




図4d.　内部発振器（100 msのウォッチドッグ）

$\overline{CE}$ゲーティングとRAM書き込み保護（ADM8691/ADM8693/ADM8695）

ADM8691/ADM8693/ADM8695はメモリーの保護回路があって、V_{CC}が無効のレベルにあるときに書き込みができないようにメモリー内のデータが統合できるようになっています。さらに$\overline{CE}_{IN}$と$\overline{CE}_{OUT}$という2つのピンがあって、CMOS RAMのチップ・イネーブルとライト入力を制御するようになっています。V_{CC}があるときは、$\overline{CE}_{OUT}$は3 nsの伝達ディレイでバッファされた$\overline{CE}_{IN}$のレプリカ（複製）です。V_{CC}がリセット電圧しきい値またはV_{BATT}より下がると、内部ゲート$\overline{CE}_{OUT}$は$\overline{CE}_{IN}$に無関係にHIになります。

$\overline{CE}_{OUT}$は通常$\overline{CE}$や$\overline{CS}$、バッテリ・バックアップされたCMOS RAMの書き込み入力を駆動します。これによってV_{CC}が無効のレベルにあるときに書き込み操作ができないように、メモリー内のデータが統合できるようになっています。$\overline{CE}_{OUT}$を使って保存や書き込み入力を駆動することによって、同じようなEEPROMの保護が行えます。




図5.　チップ・イネーブル・ゲーティング




図6.　チップ・イネーブルのタイミング

電源低下警告コンパレータ

マイクロプロセッサの電源の電圧低下を早急に警告するために、別のコンパレータが用意されています。電圧低下入力（PFI）は内部の＋1.3 Vのリファレンスと比較されます。電圧低下出力（$\overline{PFO}$）はPFIの電圧が1.3 V未満になるとLOWになります。通常PFIはシステムの5 V電源に対してのレギュレートされていないdc入力か、あるいは整流された5 V出力のいずれかを感知するための外部電圧ディバイダに接続されます。電圧デバイダの分割比は、＋5 V電源がリセットしきい値より下がる前にPFIの電圧が数ミリ秒間1.3 Vより下がるように選びます。電源が落ちる前にデータをRAMに保存し、電源断の手続きを行えるように、通常は$\overline{PFO}$を使ってマイクロプロセッサにインタラプトをかけます。




図7.　電圧低下コンパレータ

表II.　バッテリ・バックアップ・モードでの入出力状態

信号	状態
V_{OUT}	内部PMOSスイッチを入れてV_{OUT}をV_{BATT}につなぎます。
$\overline{RESET}$	論理回路LOW
RESET	論理回路HI。オープン回路の出力電圧はV_{OUT}と同じ値です。
$\overline{LOW LINE}$	論理回路LOW。
BATT ON	論理回路HI。オープン回路の出力電圧はV_{OUT}と同じ値です。
WDI	WDIは無視されます。内部プルアップ抵抗から内部的に切り離されており、入力電圧がGNDとV_{OUT}の 間にある間、電流を流すことはありません。入力電圧は電源電流に影響を与えません。
$\overline{WDO}$	論理回路HI。オープン回路の電圧はV_{OUT}と同じ値です。
PFI	電圧低下コンパレータがオフになり、電圧低下出力に影響を与えません。
$\overline{PFO}$	論理回路LOW
$\overline{CE}_{IN}$	$\overline{CE}_{IN}$は無視されます。内部のプルアップ抵抗から中で切り離されており、入力電圧がGNDとV_{OUT}の間にある間、電流を流すことはありません。入力電圧は電源電流に影響を与えません。
$\overline{CE}_{OUT}$	論理回路HI。オープン回路の出力電圧はV_{OUT}と同じ値です。
OSC IN	OSC INは無視されます。
OSC SEL	OSC SELは無視されます。




図8.　V_{OUT}とI_{OUT}（通常動作）




図9.　V_{OUT}とI_{OUT}（バッテリ・バックアップ）




図10.　リセット出力電圧と電源電圧




図11.　PFI入力しきい値と温度




図12.　リセットアクティブ時間と温度




図13.　リセット電圧しきい値と温度




図14.　電圧低下コンパレータの応答時間




図15.　電圧低下コンパレータの応答時間




図16.　電圧低下コンパレータの応答時間
（プルアップ抵抗器付き）

アプリケーション情報

駆動電流を増やす

V_{OUT}における連続出力電流の要求が100 mAを超えたり、低いV_{CC}－V_{OUT}の電圧差が必要な場合は、外付けのPNPトランジスタを内部トランジスタと並列に接続できます。BATT ON出力（ADM8691/ADM8693/ADM8695）は外部トランジスタのベースを直接駆動できます。




図17. 駆動電流を増やす

バックアップのために充電式バッテリを使う

バックアップのためにコンデンサまたは充電式のバッテリを使う場合は、充電抵抗器をV_{OUT}につなぎます。これによって電源断の間にV_{CC}に抵抗器をつないだ場合に存在する放電経路を減らすことができるからです。




図18. 充電式バッテリ

電源低下コンパレータにヒステリシスを追加する

ノイズの影響を下げたいときは、電圧低下コンパレータにヒステリシスを追加できます。コンパレータの回路は非反転ですから、図19にあるように$\overline{PFO}$出力とPFI入力の間に単純に抵抗器を入れてヒステリシスを追加することができます。$\overline{PFO}$がLOWのとき、抵抗器R3はPFIピンのサミング点から来る電流を下げます。$\overline{PFO}$がHIのとき、R3とR4を直列につなぐとPFIピンのサミング点に流れ込む電流を上げます。これによってコンパレータのトリップ・レベルに差を作ります。




図19. 電圧低下コンパレータにヒステリシスを追加

バッテリ状態を監視する

必要であれば電源の代わりにバックアップ・バッテリの状態を監視するために電圧低下コンパレータを使用できます。図20にこれを示します。バッテリ電圧が選択したしきい値より下がると、PFI入力はバッテリ電圧をサンプリングし、アクティブ・LOWのPFO信号を生成します。負荷のかかったバッテリ電圧を決めるために、試験的な負荷をかける必要があります。これは$\overline{CE}_{OUT}$を使ってプロセッサ制御で行えます。バッテリ・バックアップ・モードの間に$\overline{CE}_{OUT}$は強制的にHIになりますから、たとえマイクロプロセッサに電源が来ていなくても、試験的負荷は使用中にバッテリにかかりません。




図20. バッテリ状態を監視する

ウォッチドッグ入力駆動回路

ウォッチドッグの特長は3つの状態をもつバッファでWDIを駆動することによってプログラム制御で有効にしたり無効にしたりすることができることです（図21a）。3つの状態にあるときは、WDI入力は開放されますから、ウォッチドッグ・タイマは無効になります。




図21a. ウォッチドッグ入力のプログラミング

この回路は完全なフールプルーフ式ではありませんから、ソフトウェアの欠陥によって間違ってバッファを3つの状態にしてしまうこともあり得ます。こうなるとADM869xはマイクロプロセッサがもはや正しく動作していないことを検出できなくなります。多くの場合、ウォッチドッグを無効にするよりもウォッチドッグ時間を増やす方が得策になります。これは図21bにあるような回路を使ってプログラム制御で行えます。この制御入力がHIのとき、OSC SELピンはLOWで、ウォッチドッグ・タイムアウトは外部コンデンサで設定されます。0.01µFのコンデンサを使うと、ウォッチドッグ・タイムアウト・ディレイを100秒に設定できます。制御入力がLOWのとき、OSC SELピンはHIになり、内部発振器を選択します。図21bでどちらのダイオードを使うかによって、100 msか1.6秒の時間を選びます。D1を入れると内部のタイムアウトは100 msに設定され、D2を入れるとタイムアウトは1.6秒に設定されます。




図21b. ウォッチドッグ入力のプログラミング

代表的なアプリケーション

ADM8690、ADM8692、ADM8694

代表的な電源モニタやバッテリ・バックアップのアプリケーションにADM8690/ADM8692/ADM8694を使った例を、図22aに示します。V_{OUT}がCMOS RAMに電源を供給します。V_{CC}があるときの通常の動作条件では、V_{OUT}は内部的にV_{CC}につなぎます。電圧低下が起きるとV_{CC}は低下し、V_{OUT}はV_{BATT}に切り替わりますから、CMOS RAMの電源は維持されます。またV_{CC}がADM8690/ADM8694では4.65 Vより下がるか、ADM8692では4.4 Vより下がると、$\overline{RESET}$パルスも生成します。V_{CC}が5 Vに戻った後、$\overline{RESET}$は50 msの間（ADM8694は200 ms）LOWのままです。

ウォッチドッグ・タイマ入力（WDI）はマイクロプロセッサ・システムからのI/Oラインを監視します。このラインは1.6秒ごとに切り替え、ソフトウェアが正しく動くのを確認できるようにします。ラインの切り替えに失敗するということはマイクロプロセッサ・システムがプログラムを正しく実行しておらず、無限ループにはいっていることを示します。こうなるとリセット・パルスが生成されてプロセッサを初期化します。

ウォッチドッグ・タイマが不要な場合は、WDI入力は開放したままにします。

電圧低下入力PFIは抵抗ディバイダで入力電圧を監視します。PFI入力の電圧は正確な1.3 Vの内部リファレンスと比較されます。入力電圧が1.3 Vより下がると、電圧低下出力（PFO）信号が生成されます。これは電圧低下を警告し、システムが正常に遮断するようにプロセッサにインタラプトをかけるために使用できます。感知ネットワーク内の抵抗は希望の電圧低下しきい値電圧V_Tが得られるように分割します。

$$V_T = (1.3R1/R2) + 1.3\ V$$
$$R1/R2 = (V_T/1.3) - 1$$




図22a. ADM8690/ADM8692/ADM8694の代表的なアプリケーション回路A

図22bに同じようなアプリケーションを示しますが、この場合はPFI入力は7805電圧レギュレータに入る安定化されていない入力を監視します。これによって電圧異常を事前に警告できます。これはプロセッサを遅い速度で動かすときや、電源が落ちる前に行っておくハウスキーピング・タスクがきわめてたくさんある場合に役立ちます。




図22b. ADM8690/ADM8692/ADM8694の代表的なアプリケーション回路B

ADM8691、ADM8693、ADM8695

ADM8691/ADM8693/ADM8695の代表的な接続例を図23に示します。CMOS RAMはV_{OUT}から電源を供給します。5 V電源があるときはV_{OUT}につなぎます。V_{CC}が落ちるとV_{BATT}はV_{OUT}につながります。V_{OUT}はV_{CC}から最大100 mAまで供給できますが、もっと電流が必要な場合は外部のPNPトランジスタを追加できます。V_{CC}がV_{BATT}より高いときは、BATT ON出力がLOWになり、外部トランジスタ用のベース・ドライブを最大25 mAまで供給します。CMOS RAMに短時間の電流を供給するために、0.1 μFのコンデンサをV_{OUT}に接続します。V_{CC}がV_{BATT}より低いときは、内部の20ΩMOSFETによりバックアップ・バッテリをV_{OUT}につなぎます。




図23. ADM8691/ADM8693/ADM8695の代表的なアプリケーション

$\overline{\text{RESET}}$出力

内部電圧検出器はV_{CC}を監視し、V_{CC}が4.65 V（ADM8693は4.4 V）より低いときは$\overline{\text{RESET}}$出力を生成してマイクロプロセッサのリセット・ラインをLOWに保持します。V_{CC}が4.65 V（ADM8693は4.4 V）より上がった後、内部タイマは50 ms（ADM8695は200 ms）の間$\overline{\text{RESET}}$をLOWに保持します。これによって5 V電源がドロップ・アウトし、各電源のライン・サイクルで復元したとしても$\overline{\text{RESET}}$が繰り返して切り替わらないようになりました。

通常マイクロプロセッサ用のクロックを生成するために使う水晶発振器は、安定するのに数ミリ秒かかる場合があります。ほとんどのマイクロプロセッサではリセットするのに数回のクロック・サイクルが必要ですから、マイクロプロセッサのクロック発振器が開始するまで$\overline{\text{RESET}}$はLOWに保持しなければなりません。電源オン$\overline{\text{RESET}}$パルスは50 ms（ADM8695は200 ms）続きますから、この発振器が起動する時間ができます。別のリセット・パルス幅が必要な場合は、コンデンサをOSC INにつなぐか、あるいは外部クロックが使えます。表Iと図4を参照してください。手動リセットが必要ない場合は、マニュアル・リセット・スイッチとリセット・ラインにつないだ0.1 μFのコンデンサは省略できます。反転したアクティブ・HIのRESET出力も利用可能です。

電圧低下検出器

電圧低下入力（PFI）につないだ抵抗ディバイダを使って＋5 VのV_{CC}電源線を監視します。PFIの電圧が1.3 Vより下がると、電圧低下出力（$\overline{\text{PFO}}$）によってプロセッサのNMI入力がLOWになります。たとえば4.8 Vの電圧低下しきい値が抵抗器R1とR2で設定される場合、マイクロプロセッサにはV_{CC}が4.8 Vから4.65 Vに落ちたときにRAMにデータをセーブするための時間ができます。監視に際して安定化されていないdc入力が5 Vの整流器に流れ込む場合は、事前に電圧低下警告が出ます。これによって、マイクロプロセッサのハウスキーピング・タスクを電源が落ちる前に終了させておく時間ができます。

RAM書き込み保護

ADM8691/ADM8693/ADM8695の$\overline{\text{CE}}_{OUT}$ラインがCMOS RAMのチップ選択入力を駆動します。$\overline{\text{CE}}_{OUT}$は$V_{CC}$が4.65 V（ADM8693は4.4 V）のリセットしきい値より高い間、$\overline{\text{CE}}_{IN}$に追従します。

V_{CC}がリセットしきい値より下がる場合は、$\overline{\text{CE}}_{OUT}$は$\overline{\text{CE}}_{IN}$の論理回路レベルと無関係にHIになります。これによって、電源オンや電源オフ、節電、瞬間的電源インタラプトの間にマイクロプロセッサが間違ったデータをRAMに書き込まないようになります。

ウォッチドッグ・タイマ

マイクロプロセッサはI/OラインでウォッチドッグΛ力（WDI）を駆動します。OSC INとOSC SELが接続されていないときは、マイクロプロセッサは1.6秒ごとにWDIピンを切り替えてソフトウェアが正しく動くのを確認できるようにしなければなりません。WDIが切り替わらないようなハードウェアかソフトウェアのエラーが発生した場合は、1.6秒後にADM8691/ADM8693は50 ms（ADM8695は200 ms）の$\overline{\text{RESET}}$パルスを出します。これによって通常、マイクロプロセッサの電源オン・ルーチンが再起動します。WDIが再びストローブされるまで、1.6秒おきに新しい$\overline{\text{RESET}}$パルスが発生します。別のウォッチドッグ・タイムアウト時間が必要な場合は、OSC INにコンデンサを接続するか、外部クロックが使えます。表Iと図4を参照してください。


ウォッチドッグ・タイマがタイムアウト時間に働かない場合は、ウォッチドッグ出力（$\overline{\text{WDO}}$）はLOWになります。一旦$\overline{\text{WDO}}$がLOWになると、WDIに遷移が起きるまでLOWのままです。ウォッチドッグ・タイマの機能はWDIを接続しないでおくことによって無効にできます。

$\overline{\text{RESET}}$出力には内部に3 μAのプルアップがあり、オープン・コレクタのリセット・バスにつなぐか、あるいは外部のプルアップ抵抗器を使わずにCMOSゲートを直接駆動できます。


外形寸法

寸法はインチと（mm）で示します。


8ピン・プラスチックDIP
（N-8）




16リード・プラスチックDIP
（N-16）




8リード・小型アウトライン
(SO-8)




16リード・小型アウトライン（ワイド・ボディ）
(R-16)



16リード・小型アウトライン（ナロー・ボディ）
(R-16A)



16リード・薄型超小型アウトライン
（RU-16）



D1251-2.7-3/98,1A

PRINTED IN JAPAN

「この取扱説明書はエコマーク認定の再生紙を使用しています。」